第42章 芯片的工程化挑战 （1/3）

芯片的工程化挑战

#### 第四十二章：芯片的工程化挑战

“奇点”项目的启动，像一颗重磅炸弹，在华为2012实验室激起了千层浪。

江知夏被任命为项目总负责人，他拥有最高的人事权和预算权。但他面临的，不是鲜花和掌声，而是一堵堵看不见的墙——工程化的墙。

“江总，我们试过了。”材料组的负责人老李把一份厚厚的测试报告摔在桌子上，“铪基铁电材料在实验室里确实能实现存算一体，但在12英寸产在线，它的均匀性根本控制不住。同一块晶圆上，不同位置的晶体管，极化翻转电压能差出30%。这怎么算？”

“30%的偏差，对于数字电路是致命的。”江知夏看着报告，眉头紧锁，“但对于模拟存算一体，我们可以通过校准算法来补偿。”

“算法？”老李冷笑了一声，“江总，你是搞系统设计的，可能不了解材料。铁电材料的疲劳效应非常严重。每翻转一次，极化强度就下降一点。你的算法今天校准了，明天就失效了。难道我们要让芯片每秒钟都重新校准？那还怎么算？”

这是一个死结。

材料的不稳定性，是物理特性，不是靠代码能解决的。

“还有光路。”光子组的张工也开口了，“我们在硅基板上做铌酸锂薄膜，应力控制太难了。薄膜一厚就裂，一薄就损耗大。而且，光波导的弯曲半径不能太小，否则光就漏了。这就导致我们的光计算单元面积比电子单元大十倍。这还怎么集成？”

会议室里一片沉默。

这就是工程化的残酷。

在PPT上，光子计算是完美的，存算一体是高效的。但在现实中，材料的脾气、工艺的精度、设备的极限，像一个个拦路虎，挡在理想与现实之间。

“江知夏，”陈默在一旁低声说，“要不，我们退一步？先做纯电子的存算一体，把光电融合放到下一代？”

“不行。”江知夏斩钉截铁地拒绝，“电子的功耗瓶颈摆在那里。如果我们现在妥协，五年后还是得重来。我们必须一步到位。”

“那怎么办？”老李问，“材料改不了，工艺做不到。”

“那就改设计。”江知夏站起身，走到白板前，“既然材料的均匀性控制不住，那我们就不要均匀性。”

“不要均匀性？”所有人都愣住了。

“对。”江知夏拿起笔，画了一个新的电路结构，“我们放弃传统的数组式布局，改用‘神经形态’布局。我们不再要求每个晶体管的特性一致，而是把它们当成‘神经元’的突触。利用材料的不均匀性，通过‘脉冲时序依赖可塑性’（STDP）机制，让芯片自己‘学习’和调整权重。”

“你是说……”张工眼睛一亮，“类脑计算？”

“对。”江知夏点头，“既然我们无法制造完美的器件，那就制造‘可进化’的器件。让芯片像大脑一样，在运行中自我修复、自我优化。”

“这……”老李有些迟疑，“这在理论上可行，但电路设计复杂度会指数级上升。”

“复杂度我们可以用AI来解决。”江知夏说，“我们训练一个AI模型，让它来自动布局布线，自动补偿材料的偏差。这叫‘AI for Chip’。”

“还有光路。”江知夏转向张工，“既然平面光路占面积，那我们就做三维光路。我们不再用平面波导，而是用‘光栅耦合器’和‘微透镜数组’，让光在芯片内部垂直传输，实现三维堆栈。”

“三维光路？”张工倒吸一口凉气，“这对封装精度的要求是纳米级的。”

“所以我们得找老张。”江知夏说，“华为制造部的老张。他之前帮我们解决了相变材料的量产难题，这次，我们要请他出山，解决三维光电共封装（CPO）的问题。”

接下来的一个月，江知夏带领团队，开启了“魔鬼训练”。

他们不再坐在办公室里画电路图，而是泡在了产在线。

在材料所，他们和老李一起，用原子层沉积（ALD）设备，一层一层地生长铪基薄膜，试图找到最佳的掺杂比例。

在光子实验室，他们和张工一起，用电子束光刻机，在硅基板上雕刻纳米级的光栅，测试光的耦合效率。

在制造部，他们和老张一起，研究如何用混合键合（Hybrid Bonding）技术，把光芯片和电芯片像搭积木一样，精准地堆栈在一起。

“江工，你看这个。”老张拿着显微镜，指着一个键合界面，“铜和铜的对准精度，我们已经做到了0.5微米。但是，光波导的对准，要求是50纳米。差了10倍。”

“50纳米……”江知夏盯着那个界面，“这已经是原子级别的精度了。”

“是啊。”老张叹了口气，“现有的设备，根本做不到。”

“那就用‘自对准’工艺。”江知夏突然说，“我们在光波导的表面，刻蚀出纳米级的‘卡槽’，利用表面张力，让光芯片在键合时自动滑入正确的位置。”